该研究重点解决了ADC在系统应用中面临的集成输入缓冲器时的设计挑战，揭示了ADC符号间串扰的产生机理以及对ADC精度的影响凯时kb88官方，文章提出动态电平移位技术与采样误差校正技术，从而实现了片上集成缓冲器的高性能ADC的线性度提升。

　　ADC芯片采用CMOS工艺流片验证，在采样率为60MS/s带宽为5MHz时凯时kb88官方凯时kb88官方，实现了84.2dB的SNDR和97.3dB的SFDR模数转换器，达到了截止论文投稿时文献报道的集成了输入缓冲器的逐次逼近型ADC的最好优值指标（FoMw为60.6 fJ/conv.-step，FoMs为172.1dB）。此外，该芯片在设计时采用了多项数字辅助校准技术凯时kb88官方，并考虑了ESD保护等芯片可靠性问题。

　　IEEE固态电路期刊（JSSC）是领域最高级别期刊之一，代表着业内当前最高技术水平防爆灯。

　　过悦康博士生是论文第一作者格拉斯霍夫数凯时kb88官方，金晶研究员为论文通讯作者。该项研究受到国家自然科学基金项目资助软波导。